AMD Venice跑分曝光，机架性能为Vera的3.3倍

AMD表示，在100kW固定功耗的机架级部署场景中，其性能达到英伟达Vera CPU的3.3倍。

AMD 公布了新一代 EPYC Venice 处理器的首批官方基准测试数据，这也是首款搭载 Zen 6 架构的芯片。该系列旗舰 256 核型号尚未公布完整规格，但 AMD 表示，在100kW固定功耗的机架级部署场景中，其性能达到英伟达 Vera CPU 的 3.3 倍。

本次测试存在多项限定条件，会直接影响数据解读，首先对此进行说明。AMD 本次衡量的是机架级整体性能，而非单路芯片的表现。所有数据均基于100kW功耗上限的部署模型，统计对象为整架设备，而非单路或双路服务器。

AMD 并未对整套部署方案开展实地实测，相关数据主要依靠模型推算，具体测算逻辑详见随测试结果同步发布的技术说明文档。首先，AMD 根据处理器 TDP 及周边配件功耗，计算出 100kW 功耗上限下可容纳的服务器节点数量（每个节点为2P双路系统）；再将节点数与单节点多项基准测试成绩相乘，最终得出整体性能。

以上仅是部分前提约束。由于 AMD 并未拿到 Vera 实物芯片，其相关性能数据均为估算值。团队先参考英伟达 Grace 芯片的测试成绩，再结合科技网站披露的 Vera 测试数据，乘以1.63 倍换算系数得出结果。而 256 核 EPYC Venice 的性能数据，则是在 EPYC 9965 的基础上，结合内部测试，按照1.7 倍的性能增幅推算而来。

AMD 在技术文档中明确标注：本结果仅用于趋势性对比，并非机架实测基准成绩。 结合上述多项限制条件，这句话尤为关键。单个节点（本文中指双路服务器）的性能无法简单线性叠加，集群规模扩大后，互联通道、散热及功耗约束都会显著影响整体表现。

AMD 将本次对比场景定位为智能体 AI应用，但其选用的测试项目仍以通用数据中心负载为主。核心成绩来自 SPEC CPU 2017 整数吞吐测试，同时还采用了以下多款测试工具：

• 基于 SPECjbb 2015 的服务端 Java 测试
• 借助 WRK 工具开展的 NGINX 网页服务器压力测试
• 面向内存型负载的 Redis-benchmark 测试
• Memcached 内存缓存测试
• 基于 MySQL 与 TPROC-C 的数据库性能测试

此前 Phoronix 发布了由英伟达整理的 Vera 测试数据，AMD 此番公布对比数据，主要是对竞品做出回应。同时，这也是为下月举办的 Advancing AI 大会预热，届时 AMD 预计将全面详解 Venice 处理器、Zen 6 架构以及企业级产品发展路线图。

尽管相关测算存在多项约束，而Venice已进入量产阶段。今年5月AMD宣布旗下下一代 AMD EPYC 处理器（代号 Venice）已在中国台湾地区采用台积电先进2nm工艺启动量产，后续还计划登陆台积电亚利桑那晶圆厂投产。Venice 也是业内首款基于台积电 2nm 先进工艺进入量产的高性能计算（HPC）产品。

AMD 董事长兼首席执行官苏姿丰博士表示：“Venice 采用台积电 2nm 工艺量产，是加速新一代 AI 基础设施建设的重要一步。随着 AI 与智能体负载规模持续扩张，客户需要能够快速完成从技术创新到落地量产的硬件平台。我们与台积电深度携手，得以按照当下市场需求，以足够快的速度和规模将领先的计算技术推向市场。”

台积电董事长兼首席执行官魏哲家博士表示：“我们很高兴看到 AMD 下一代 EPYC 处理器顺利基于台积电 2nm 先进工艺推进量产。双方的紧密合作印证了一个趋势：将顶尖制程工艺与前沿设计创新相结合，才能支撑高性能计算与 AI 计算迈入全新发展阶段。”

此外，AMD 还计划在数据中心 CPU 路线图中，继续采用台积电 2nm 工艺打造另一款第六代 EPYC 处理器 Verano。该产品主打极致的综合性价比与能效表现，面向云计算和 AI 计算负载优化。Verano 将在现有 EPYC 平台基础上升级内存技术，引入 LPDDR 等方案，为功耗受限的各类业务与应用提供所需的 CPU 算力、带宽与能效。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。