浙江
在AMD与英伟达围绕数据中心市场展开的新一轮竞争中，双方开始通过性能预估和早期测试互相“放话”，为即将到来的服务器芯片更新节点造势。 英伟达此前通过受其严格控制的基准测试结果，宣称其Vera服务器处理器在多项负载中领先现有的AMD Epyc产品，而AMD最新给出的内部测算则显示，其下一代“Venice”平台有望在机架级性能上大幅超越Vera。
根据AMD近日发布的性能预估文档，这家芯片厂商认为即将推出的下一代服务器CPU平台将在整体性能指标上“显著超越”英伟达的最新方案。 这些估算直接以此前有利于英伟达Vera的第三方基准数据为参考基础，试图在同一套测试方法和假设条件之下，给出Epyc Venice的相对优势。
AMD的下一代数据中心CPU平台Epyc Venice近期已进入量产阶段，计划在今年晚些时候正式发布。 Venice基于Zen 6架构，单颗处理器最多可提供256个核心和512个线程，同时将制造工艺从现有Epyc Turin所采用的台积电4nm直接跃迁至2nm节点，中间跳过了3nm工艺。 AMD方面预计，相比Turin，Venice在整体性能与能效上可带来约70%的提升，并实现约30%的线程密度增长。
在对比英伟达平台时，AMD引用此前在英伟达总部、在一系列限制条件下完成的Vera基准测试结果。 Vera是一款基于Arm架构的服务器SoC，搭载88个核心和176个线程，Phoronix在报道中将其称为目前测试过的“最强Arm处理器”，并指出其在大多数工作负载下优于英特尔Xeon和现有AMD Epyc产品，不过这批测试经过英伟达审批，对测试环境和配置有较严格控制。
在此基础上，AMD按照统一的假设进行机架级推算，包括对比单CPU核心数量、节点功耗、每机架可部署的节点数量以及100千瓦机架功率预算等因素。 在该模型下，AMD认为Epyc Venice的每机架性能可以达到Vera的3.3倍；同时，现有的192核Epyc 9965 Turin以及128核英特尔Xeon 6980P GNR-AP，在相同条件下也被推算为可分别达到Vera约2.37倍和1.46倍的输出能力。
除了机架级吞吐量，AMD还把矛头指向了每核心性能，称在同样基准体系下，其64核Venice处理器即可在每核心性能上领先Vera约27%，而96核版本则可实现约11%的优势。 由于两家产品都被定位为面向AI工作负载的服务器平台，AMD认为，在每核心性能和核心数量同时抬升的前提下，Venice在面向“智能体式”（agentic）AI部署场景时，有望在同一机架功耗约束内提供更具吸引力的算力密度。 当然，在独立测试机构拿到量产芯片并完成公开对比之前，这些差距仍然停留在厂商给出的理论预估层面。
在为Venice预热的同时，AMD也开始为下一代架构“埋伏笔”。 按照其路线图，“Verano”将是AMD首款专为AI基础设施设计的CPU产品，并将率先采用Zen 7架构。 供应链消息指出，Zen 7有望导入台积电A14工艺节点，这一约1.4nm级别的制程被视为AMD迈入“埃米级时代”的关键一步，有望在2nm基础上继续带来性能和能效的进一步提升，不过AMD方面目前尚未对这些细节给出官方确认。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
