摩尔定律已死！华为韬定律打破先进制程垄断，以折叠逆转芯片战局

我们正站在摩尔定律的十字路口。

半个多世纪以来，摩尔定律的铁律像神谕一样指引着科技进步的方向。它告诉我们：只要把晶体管做得更小，我们就能获得更强的算力、更便宜的芯片和更智能的设备。

然而，就在 2026 年 5 月 25 日，上海国际电路系统研讨会 (ISCAS) 的讲台上，华为公司董事、半导体业务部总裁何庭波平静地宣布："芯片行业单纯的 ' 几何时代 ' 已经结束。"

随之而来的，是一个全新的名字 ——韬 (τ) 定律。

这不是又一个哗众取宠的科技概念，而是中国企业首次在全球半导体领域提出的系统性产业发展指导原则。它用一个简单的希腊字母 τ，为陷入物理与成本双重绝境的半导体产业，打开了一扇通往未来的大门。

摩尔定律的黄昏

要理解韬定律的伟大，我们必须先致敬摩尔定律的辉煌。

1965 年，英特尔联合创始人戈登・摩尔在一本不起眼的电子杂志上发表了一篇只有三页纸的文章。他大胆预言："集成电路上可容纳的晶体管数目，大约每经过 18 到 24 个月便会增加一倍，性能也随之提升一倍。"

这个看似随意的推断，后来被命名为 "摩尔定律"。在接下来的 61 年里，它像一条隐形的铁轨，带着全球半导体产业一路狂奔。

从 1971 年英特尔 4004 处理器的 2300 个晶体管，到 2025 年苹果 M4 芯片的 280 亿个晶体管，人类在指甲盖大小的硅片上，创造了超越想象的奇迹。我们的手机比当年把人类送上月球的阿波罗 11 号飞船的计算能力还要强数百万倍。

然而，任何物理定律都有其边界。当晶体管缩小到 3 纳米时，我们遇到了一个无法逾越的障碍 ——原子本身。

3 纳米制程的晶体管栅极长度，大约只有 12 个硅原子的宽度。这是什么概念？如果把一个硅原子放大到乒乓球大小，那么这个晶体管就相当于一张餐桌那么大。

在这个尺度上，诡异的量子效应开始显现。电子不再乖乖地待在我们希望它待的地方，而是会通过 "量子隧穿效应"，像幽灵一样穿过本该绝缘的氧化层，导致晶体管漏电、发热，甚至无法可靠开关。

这就好比你建了一堵墙，想把水挡在一边，但水分子却能直接穿墙而过。无论你把墙建得多高多厚，都无济于事。

比物理极限更可怕的，是经济极限。

制造一颗先进制程芯片的成本正在呈指数级增长。一座 3 纳米晶圆厂的投资高达 200 亿美元，相当于建造 60 座鸟巢。单颗 3 纳米芯片的设计成本超过 10 亿美元，只有苹果、高通、英伟达这样的巨头才能负担得起。

更讽刺的是，当制程推进到 2 纳米以下时，单个晶体管的成本竟然开始上升了。这意味着，摩尔定律最核心的经济基础 ——"每一代晶体管都更便宜"—— 已经彻底崩塌。

然而，就在摩尔定律步履蹒跚的同时，人类对算力的需求却在呈指数级爆炸。

AI 大模型的训练成本每 3 个月就翻一番，消耗数亿美元的算力也就是个把月的事，而有消息指出，下一代大模型的训练成本可能要超过 50 亿美元。自动驾驶、基因工程、6G 通信…… 这些新兴技术对算力的需求，就像一个永远填不满的算力汪洋。

一边是供给侧的 "摩尔定律失效"，一边是需求侧的 "算力饥渴症"。这道巨大的剪刀差，正在成为制约数字经济发展的最大瓶颈。

全球半导体产业陷入了前所未有的迷茫：未来的路，到底该怎么走？

韬定律，换个维度看芯片

就在全世界都在为如何把晶体管再缩小 1 纳米而绞尽脑汁时，华为却选择了一条完全不同的道路。

2020 年，当华为无法再获得先进制程芯片时，一个尖锐的问题摆在了何庭波和她的团队面前：在制程固定的情况下，如何在单个芯片上持续实现一代又一代的性能提升？

整整六年时间，华为投入了数千名顶尖工程师，进行了无数次实验和失败。最终，他们找到了答案 ——时间。

2026 年 5 月 25 日，何庭波在 ISCAS 2026 大会上正式发表了 "韬 (τ) 定律"。

"韬" 是希腊字母 τ(tau) 的音译。在电路理论中，τ 代表时间常数，公式是 τ= 电阻 R× 电容 C。它描述的是信号从一种状态切换到另一种状态所需的基础耗时。

同时，"韬" 也取 "谋略、藏锋" 之意，体现了中国传统文化中 "以柔克刚"、"厚积薄发" 的智慧。

韬定律的核心思想简单而深刻：以 "时间缩微 (Time Scaling)" 替代 "几何缩微"。

过去，我们追求的是 "把晶体管做得更小"；现在，我们追求的是 "让信号传得更快"。

过去，我们用 "晶体管面积" 来衡量技术进步；现在，我们用 "时间常数 τ" 来衡量技术进步。

这是一个范式级的转变。就像当年哥白尼用 "日心说" 取代 "地心说" 一样，华为用 "时间" 这个全新的维度，重新定义了半导体产业的发展方向。

如果说韬定律是一张通往未来的地图，那么逻辑折叠 (Logic Folding)技术就是那张地图上最关键的路标。

要理解逻辑折叠，我们先来看一个生活中的例子。

想象一下，你住在一个只有一层楼的城市里。所有的房子、道路、商店都平铺在地面上。随着城市人口增加，道路变得越来越长，交通越来越拥堵。从城市东边到西边，可能需要几个小时的车程。

传统的芯片设计，就像这个单层城市。晶体管和电路像摊大饼一样排列在硅片的二维平面上。随着芯片规模扩大，信号传输的路径变得越来越长，导致延迟增加、功耗上升。

摩尔定律的解决方案是：把房子建得更小，这样就能在同样的面积里放下更多房子。但当房子小到只有几个原子大小时，就再也建不小了。

而逻辑折叠的解决方案是：把城市从一层变成两层、三层甚至更多层。

我们把原本平铺在地面上的电路，"折叠" 起来，垂直堆叠在一起。这样一来，那些原本隔得很远的关键模块，在物理距离上就变得很近了。信号不需要再绕远路，而是可以直接 "上下楼"，传输时间大幅缩短。

这就好比在城市里修建立体交通系统 —— 高架桥、地铁、电梯。虽然城市的占地面积没有变大，但交通效率却提升了好几倍。

麒麟 2026：逻辑折叠的首次量产验证

理论听起来很美好，但要把它变成现实，却面临着难以想象的技术挑战。

如何在两层硅片之间实现数十亿个高密度的连接？如何保证上下层电路的精确对准？如何解决散热和供电问题？这些都是困扰全球半导体界多年的难题。

华为用六年时间，攻克了所有这些技术难关。今年秋季即将发布的麒麟 2026 芯片，将是全球首款量产应用逻辑折叠技术的手机芯片。

让我们来看一组震撼的数据：晶体管密度提升 53.5%；性能核心能效提升 41%；峰值频率提升 12.7%；关键路径走线长度缩短 55%；时钟缓冲器数量减少 50% 以上。

更重要的是，所有这些提升，都是在相同的成熟制程上实现的，没有依赖任何更先进的光刻工艺。

这就好比，别人都在拼命把房子建得更小，而华为却在同样大小的土地上，盖起了一栋摩天大楼。

逻辑折叠的未来

麒麟 2026 中使用的逻辑折叠技术，其实还只是一个非常保守的版本。

根据何庭波的论文透露，麒麟 2026 采用的是双层自由逻辑架构，混合键合间距为 1.5μm，而且折叠只针对关键路径选择性应用，而不是在整个设计中全面应用。

未来，逻辑折叠技术还有巨大的发展空间，混合键合间距将从 1.5μm 缩小到 0.5μm 以下，从双层折叠发展到三层、四层甚至更多层折叠，从选择性折叠发展到全芯片折叠，从数字电路折叠扩展到模拟电路和存储电路折叠。

华为预计，到2031 年，基于韬定律的高端芯片晶体管密度将达到1.4 纳米制程的同等水平。到2035 年，AI 系统硬件集成度预计将提升超过 100 倍。

不止于芯片

韬定律的伟大之处，不仅在于它提出了逻辑折叠这样的突破性技术，更在于它建立了一个贯穿器件、电路、芯片到系统层面的多层级协同优化体系。

它不再把 "时间" 看作是一个被动的结果，而是把它作为一个主动的优化目标，覆盖从单个开关晶体管到数据中心工作负载、跨越十二个数量级的整个计算体系。

在最底层的器件层面，华为通过优化晶体管和互连的电阻及寄生电容，从物理根源上降低时间常数 τ。

传统上，我们只关注晶体管的开关速度，却忽略了互连线上的延迟。事实上，在先进制程芯片中，互连线延迟已经占到了总延迟的 70% 以上。

华为通过采用新型低电阻材料、优化互连结构、减少寄生电容等技术，大幅降低了互连线的时间常数。

如前所述，逻辑折叠技术通过将平面电路垂直堆叠，大幅缩短了关键路径的走线长度，降低了信号传播的电阻和电容负载。

这不仅提升了晶体管密度和电路性能，还显著降低了功耗。因为信号传输的距离越短，能量损耗就越少。

在芯片层面，华为提出了 "软件、架构、芯片" 全栈协同设计的理念。

传统的芯片设计是 "硬件归硬件，软件归软件"。硬件工程师设计出通用的芯片，软件工程师再在上面编写程序。这种模式导致了大量的计算资源浪费。

而华为的做法是：基于实际工作负载，从软件需求出发，反向定义芯片架构。通过指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间。

在最高的系统层面，华为定义了灵衢总线，重构了计算系统的互联协议。

传统的数据中心中，CPU、GPU、内存、存储之间通过不同的总线连接，数据需要在不同的协议之间转换，导致大量的延迟和带宽浪费。

灵衢总线实现了超节点的统一内存编址和原生内存语义。这意味着，任何计算单元都可以直接访问任何内存位置，就像访问自己的本地内存一样。数据搬运的时延降低了一个数量级以上。

中国半导体产业换道超车

总而言之，韬定律的提出，不仅仅是一个技术突破，更是一个具有深远历史意义的事件。它标志着中国半导体产业实现了从技术跟随到规则定义的跨越。

长期以来，中国半导体产业一直受制于国外的先进光刻技术。EUV 光刻机被荷兰 ASML 公司垄断，成为制约中国芯片发展的最大瓶颈。

韬定律的伟大之处在于，它不完全依赖先进光刻工艺，就能实现芯片性能的持续提升。这为中国半导体产业开辟了一条自主可控的发展道路。

在成熟制程基础上，通过架构创新和系统优化，我们同样能够制造出具有国际竞争力的高端芯片，彻底打破了 "只有 EUV 极紫外线光刻机才能制造高端芯片" 的行业神话。

传统的摩尔定律路径，导致高端芯片技术被少数几家巨头垄断。只有最有钱的公司才能负担得起先进制程的研发和制造费用。

而韬定律基于成熟制程，产线全球分布广泛，技术门槛相对较低。这意味着，更多的国家和企业能够参与到高端芯片的研发和制造中来。

半导体产业将从 "少数人的游戏" 变成 "所有人的盛宴"。高端芯片技术将不再是少数国家的专利，而是能够惠及全人类的普惠技术。

摩尔定律的发展路径是不可持续的。它需要越来越复杂的制造工艺、越来越昂贵的设备、越来越多的能源消耗。

而韬定律的发展路径是可持续的。它通过更聪明的设计、更高效的系统，来实现性能的提升。它不需要不断地向物理极限发起冲击，而是在现有技术基础上，不断挖掘潜力。

这不仅降低了半导体产业的成本和能耗，也为产业的长期健康发展奠定了基础。

时间的力量

61 年前，戈登・摩尔用一个简单的公式，开启了人类的数字时代。

今天，何庭波用一个简单的希腊字母 τ，为这个时代指明了新的方向。

我们曾经以为，空间是唯一的维度。我们拼命地把晶体管做得更小，把更多的晶体管塞进更小的空间里。

但华为告诉我们：时间，才是更有潜力的维度。通过压缩时间，我们同样能够获得无限的可能。

这不仅仅是半导体产业的革命，更是一种思维方式的革命。

在这个充满不确定性的时代，我们总会遇到各种各样的 "墙"。有时候，我们不需要拼命地去撞墙，而是可以绕过去，或者，换个维度，从墙的上面走过去。

这，就是时间的力量。这，就是中国智慧的力量。