山东
IT之家 5 月 25 日消息，在今天的国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波透露，2020 年后，与合作伙伴一起，华为付出了巨大努力使手机芯片重回市场。
▲ 图源：华为麒麟官方公众号 | ISCAS 2026 现场
她提到，去年推出麒麟 9030 Pro 后，华为手机芯片进入性能“饱和区”。为此，华为基于以“时间缩微”替代“几何缩微”的新定律，找到了新的路径，使手机芯片性能实现阶跃式提升。
据介绍，“麒麟 2026”手机芯片基于全新的自由逻辑设计理念，由单层扩展至了双层，并实现晶体管密度等指标的大幅提升。何庭波表示，华为取得了一系列仅靠先进制程工艺难以取得的进步。
值得一提的是，诸如此类的大量创新，会逐步落地到 2027 年及之后的量产芯片中。
据IT之家今日早些时候报道，根据华为官方介绍，韬 (τ) 定律提出以“时间 (τ) 缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则 —— 通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。
华为还创新性地提出了“逻辑折叠 (LogicFolding)”等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。该体系以系统性降低时间常数 τ 为目标，旨在驱动各层级性能、能效、晶体管密度的持续提升：
器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数 τ； 电路层面：通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能大幅提升； 芯片层面：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间； 系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
