High-NA光刻时代倒计时! 阿斯麦(ASML.US)称首批芯片数月内问世 HBM/DRAM携手AI芯片迎接制程跃迁

智通财经APP获悉，荷兰光刻机巨头阿斯麦(ASML.US)的首席执行官克里斯托夫·富凯(Christophe Fouquet)在周二表示，预计首批使用其下一代光刻机——即High-NA EUV光刻机设备制造的高性能芯片将在未来几个月内正式交付。根据阿斯麦官方描述，High-NA EUV将面向2nm最前沿芯片制程之后——尤其是1.8nm/1.4nm级别及更后续制程节点的关键图形化平台，还将覆盖DRAM等存储芯片最关键制造层。

与此同时，这家荷兰公司正在回应有关这项新技术成本的担忧。这家计算机芯片设备制造商的最大客户之一——有着“芯片代工之王”称号的台积电(TSM.US)上月表示，High-NA设备目前使用成本过高，每台成本最高可达4亿美元。不过，克里斯托夫·富凯对这项最前沿光刻机技术的大规模采用前景表达了坚定信心。

“未来几个月，我们将看到第一批产品，包括一些HBM/DRAM存储芯片和逻辑芯片，在High-NA光刻机系统上进行曝光，”他在比利时安特卫普由研究机构imec组织的一场会议上表示。

“这些技术价格非常昂贵。它们需要权威认证。但它们的设计初衷始终是，随着时间推移，降低实际图形化成本。”Fouquet表示。

台积电、英特尔等先进制程芯片制造商们在AI GPU/ASIC以及HBM/DRAM存储芯片需求近乎无止境之下对阿斯麦的EUV设备，即极紫外光刻设备的强劲需求，帮助这家荷兰半导体设备制造商成为欧洲市值最高的公司。

EUV光刻机设备用于打印极其微小芯片电路。芯片制造商们如今正在测试该半导体制造设备的High NA版本，即高数值孔径版本;这一版本将能够制造出尺寸缩小最高达66%的特征——类似于相机获得更好的对焦/焦距能力。

美国老牌芯片制造巨头英特尔(INTC.US)一直是为采用阿斯麦的High-NA光刻机设备做准备最激进的芯片制造公司，试图借此超越其长期以来的竞争对手台积电和三星。此外，包括SK海力士在内的存储芯片制造商们近期也纷纷表示，打算使用这项新技术来打造HBM/DRAM存储芯片。

台积电并未排除使用High-NA的可能性，但台积电高管Kevin Zhang表示，台积电将在未来几代芯片中继续使用阿斯麦当前的EUV光刻机系列产品，因为该公司仍在通过不需要更细线宽的创新先进制程芯片设计持续取得积极进展。

阿斯麦CEO富凯表示，史无前例的人工智能超级热潮预计将在未来几年推动芯片销售额每年至少增长20%。他承认，业内一些人担心阿斯麦的产能可能成为扩大芯片生产步伐的关键瓶颈，就像新冠疫情期间那样。但他在向会议稍早发言的台积电和三星高管致意时开玩笑表示，他们才是人类社会步入AI时代真正的供应瓶颈，因为他们的公司必须扩大芯片生产步伐并购买更多阿斯麦光刻机产品。

阿斯麦所推出的EUV光刻机器，可以说是自2023年以来的史无前例全球AI热潮之下，台积电、三星电子等最大规模芯片制造商们打造出为ChatGPT、Claude等全球最前沿AI应用提供最核心驱动力的AI芯片算力集群的必备半导体设备，同时也是在当前这轮可能持续到2028年“存储芯片超级周期”宏观背景之下，SK海力士与美光科技等存储巨头们打造HBM存储系统、数据中心企业级DRAM存储组件等核心存储设备所必需具备的机器系统。

何谓High-NA EUV光刻机?

在AI算力基础设施建设狂潮与“存储芯片超级周期”背景之下愈发强劲的半导体设备支出预期(尤其是自台积电大幅上调年度资本开支且台积电业绩指引展望远超市场一致预期，半导体设备支出预期愈发火热)的大举驱动之下，阿斯麦美股ADR(ASML.US)交易价格今年以来的累计涨幅已经高达25%，并且屡创历史新高点位。在瑞银、花旗以及KeyBanc等大型投资机构看来，阿斯麦股价的新一轮“主升浪”已然开启。

近期所有关于催化先进制程AI芯片以及存储芯片需求与产能扩张的消息动态，可谓对于半导体设备来说都是积极与正向。随着微软、谷歌以及Meta等科技巨头们主导的全球超大规模AI数据中心建设进程愈发火热，全方位驱动芯片制造巨头们3nm及以下先进制程AI芯片扩产与CoWoS/3D先进封装产能、DRAM/NAND存储芯片产能扩张大举加速，半导体设备板块的长期牛市逻辑可谓越来越坚挺。

阿斯麦推出的EUV光刻机器——并且仍是唯一能制造它们的半导体设备公司，帮助客户们将制程从7nm推进到英伟达与苹果所采用的3nm先进制程。High NA EUV机器则旨在将几何尺寸推进到2nm甚至以下。芯片上更小尺寸的电路意味着更强劲的性能。

对于台积电，以及英特尔和三星电子正在研发的2nm及以下节点制造技术而言，阿斯麦新推出的high-NA EUV光刻机可谓不可或缺。High-NA 的0.55 NA 加上非等倍率光学带来分辨率与掩模和工艺整合新边界，因此High-NA可谓是加速先进节点、减少多重图形化、改善线宽/叠对的“强大工具”。

AI GPU/AI ASIC加速器的性能跃迁高度依赖先进逻辑节点(3nm到2nm，或者更先进的1.8nm、1.6nm)，而这些节点的关键层必须使用EUV甚至High-NA EUV来实现更小线宽与更高良率;阿斯麦的EUV/High-NA EUV设备明确面向3nm以及sub-2nm 逻辑与全球性能领先的DRAM的量产需求，是先进制程芯片加速扩产的“稀缺瓶颈型资本品”。

与此同时，AI训练/推理还把“存储侧”同步点燃：与AI GPU/AI ASIC搭配的HBM存储系统与企业级数据中心SSD既要求DRAM与SSD主控芯片制造节点继续依赖EUV光刻机(HBM/DRAM制造商们甚至开始选择High-NA )微缩芯片制程，又要求刻蚀、薄膜沉积、CMP工艺，以及最为关键的堆叠封装与互连环节(TSV/混合键合先进封装等)显著增加制造步骤与设备密度。

从2nm先进制程到1.4nm战场再到先进DRAM存储，下一代光刻拐点到来

阿斯麦官方称，TWINSCAN EXE:5000作为0.55 NA High-NA EUV系统，分辨率可达8nm，单次曝光可打印比当前NXE EUV系统小1.7倍的特征，晶体管密度理论上可提升至2.9倍;有分析师也提到High-NA可制造最高缩小66%的特征尺寸。具体到芯片厂商路线，英特尔最激进，High-NA主要被外界视为服务其Intel 14A，即约1.4nm级别制程;台积电则明确表示在未来几代芯片中仍会继续使用当前Low-NA EUV，A16也不一定需要High-NA，原因是High-NA设备价格过高、导入经济性尚未达到最佳平衡。

应用方向上，富凯表示，未来几个月内可能会看到第一批存储芯片和逻辑芯片在High-NA系统上曝光。也就是说，High-NA不会只服务某一种类型先进制程芯片，而会同时面向先进逻辑芯片、AI加速器/AI CPU/GPU/TPU相关逻辑芯片制程，以及HBM/DRAM等先进存储工艺。

英特尔、三星、SK海力士等都在进一步推进或评估High-NA，尤其SK海力士以及英特尔已经开始使用该技术;这与AI数据中心当前最紧缺的两类资产高度相关：一是高性能逻辑芯片，二是HBM/DRAM/eSSD主控芯片背后的先进存储层制造能力。

从产业事实看，High-NA进入DRAM是明确方向。阿斯麦官方称其EUV系统支持sub-2nm逻辑节点和领先DRAM节点的量产路线，因此High-NA更可能用于1d/1e及后续先进DRAM关键层，支撑AI时代HBM更高密度、更高带宽和更低功耗。High-NA会首先用于先进DRAM/HBM中的少数极关键、最细间距图形层，用来提高单次曝光分辨率、减少多重图形化步骤，并推动更高密度DRAM单元继续微缩。从产业进度看，SK海力士是最明确的DRAM/HBM方向推进者之一。

有媒体报道程，SK海力士拟向阿斯麦采购约79.7亿美元EUV设备，用于Yongin与M15X等新产能，目标是生产AI所需的HBM和先进DRAM;并且SK海力士与阿斯麦已在韩国利川M16工厂组装首台商业High-NA EUV光刻系统，初期用于最先进HBM/DRAM结构原型快速开发，未来再向量产过渡。

HBM的本质是多层DRAM die堆叠+TSV+先进封装，其中每一层DRAM die仍依赖前道DRAM制程。随着AI需要更高容量、更高带宽、更低功耗，DRAM单元、外围电路、位线/字线、金属互连等关键图形层继续微缩，High-NA就凸显出独家价值。它的意义不是“让HBM堆叠更高”本身，而是让单颗DRAM die密度更高、功耗更低、图形化步骤更少、良率/成本曲线更可控，从而支撑未来HBM4E、HBM5或更后续代际。