算力加速跑，CPO的“毫米级”革命靠什么实现？

在A股市场上，“易中天”可谓是当红炸子鸡。这三家光模块巨头股价的狂飙，表面上是资本的狂欢，实则精准映射出AI算力时代的底层焦虑：当算力集群向万卡规模演进时，芯片间传统的铜缆互连——这条曾经的“高速公路”正迅速退化为拥堵的“羊肠小道”。铜缆的信号衰减与功耗墙，已成为扼住算力咽喉的致命短板。

要打破这一僵局，必须从根本上重构连接方式。于是，一场将光引擎直接嵌入芯片封装的革命——CPO（共封装光学），正从幕后走向台前，成为突破算力瓶颈的答案。

破局：从“泥泞小道”到“毫米级握手”

要理解CPO的崛起，我们得先看看现在的AI算力是怎么“跑”起来的。

在传统的数据中心里，芯片和光模块虽然是“邻居”，但离得其实挺远。

数据在芯片内部以光速狂奔，可一旦出了芯片，就得踏上PCB板上那段长达15–30厘米的铜线旅程。这短短的二三十厘米，在普通人眼里是“咫尺”，但在高速电信号的世界里，简直就是一条“泥泞小道”。（数据来源：Semi Analysis）

信号在这条路上跑，就像漏气的气球，衰减得厉害。为了把信号强行“推”到光模块，系统得消耗巨大的能量。IDC数据显示，数据中心约30%的电，竟然是被这些互连系统白白烧掉的！

面对AI指数级的胃口，光靠堆电力和散热系统已经行不通了。唯一的出路，就是“换路”。

于是，CPO（共封装光学）这个“狠角色”登场了。

如果说传统的光模块是“外置扩音器”，那CPO就是把麦克风直接塞进了演讲者的喉咙里。它的核心思路简单粗暴：彻底打破物理隔阂，把光引擎和核心芯片“粘”在一起。

这一“粘”，电信号的传输距离从“厘米级”瞬间缩短到了“毫米级”，功耗直接降了30%-50%，散热压力骤减，速度更是起飞。

关键：先进封装的“微观魔术”

可能有人会问：既然把光引擎和芯片“粘”在一起这么好，为什么不早点把它们封装在同一个盒子里？

答案很简单：因为太难了。这不仅仅是物理距离的缩短，更是一场对制造工艺的极限挑战。于是先进封装成为了让CPO这张宏伟的“建筑蓝图”落地的关键。

但这个技术的实现确实不简单，直到今年的4月1日，台积电才宣布，旗下硅光整合平台COUPE预计26年进入量产，这被行业视为CPO落地的关键里程碑，也标志着AI光通信正式进入产业化倒数阶段。

为什么传统封装搞不定？因为在过去的几十年里，芯片封装更像是一种“粗活”。工程师把造好的芯片放在一个塑料底座上，用比头发丝还细的金属线，把芯片的引脚和底座连起来。这叫“引线键合”。

这种做法在过去没问题，但在CPO的世界里，它彻底失效了。正如前文所述，距离太长、电阻太大，根本跑不动高速信号；而且传统的塑料底座太软、受热容易变形，稍微一热，两个芯片的对准就偏了，数据直接中断。

为了实现CPO，我们必须把封装工艺从“宏观组装”进化到“微观雕刻”。这就像是从“盖平房”升级到了“造摩天大楼”，核心工艺也就是下面三招：

第一招：倒装芯片——扔掉金属线。不再用金属线去“缝”芯片，而是把芯片翻个身，像“接吻”一样，通过无数个微小的锡球，直接把芯片的触点“焊”在基板上。这叫倒装芯片。接触面积大了，电阻小了，信号传输的路也就宽了。这就是专业上说的2D平面先进封装。

第二招：硅中介层——铺一条“高速路”。这是最关键的一步。因为光芯片和电芯片的材质不同，直接焊在一起容易“水土不服”。于是，工程师们在它们中间垫了一层硅中介层。这层硅片上布满了微米级的线路，就像在两个芯片之间修了一条专属的“立交桥”。电信号不需要绕远路，直接通过这个“立交桥”就能从电芯片传到光芯片。这就是2.5D封装，台积电大名鼎鼎的CoWoS技术，核心就在于此。

第三招：混合键合——原子级的“拥抱”。这是目前的顶尖绝技。甚至不再需要锡球，而是通过化学处理，让两块芯片的铜触点在原子层面直接融合在一起。这种连接密度极高，几乎感觉不到距离的存在。这也就是目前的3D封装。

维度传统封装（盖平房）先进封装（造摩天大楼）核心逻辑“打包发货”：侧重于保护芯片，属于简单的后道组装。“系统集成”：侧重于把多个芯片拼在一起，属于前道制造的延伸。连接方式“缝衣服”：用金属丝（引线）把芯片连起来，线长且细。“搭积木”：用硅通孔、混合键合，直接把芯片像积木一样堆叠或拼接。集成密度低：单芯片独栋别墅，占地面积大，体积大。极高：多芯片摩天大楼，通过堆叠（3D）实现微型化。信号传输“泥泞小道”：路长、电阻大，信号跑得慢且容易堵车（损耗大）。“高速立交”：路极短（微米级），信号直达，几乎无延迟。典型技术DIP、SOP、QFP（老式插针或贴片）CoWoS、Chiplet、CPO应用场景遥控器、家电、普通玩具（对速度要求不高）。AI芯片、5G手机、自动驾驶（不仅要快，还要小）。

资料来源：爱建证券、国投证券、国金证券

总之，CPO是面向AI时代需求而诞生的目标，而先进封装则是实现这一目标的路径和工具。随着CPO在2026年进入量产拐点，对先进封装技术的需求也将迎来爆发式增长。同时，封装环节的价值量和技术壁垒将显著提升。

机遇：中国半导体的“战略支点”

先进封装对于中国半导体产业而言，绝不仅仅是一个技术分支，它更像是一个“战略支点”。在当前全球科技竞争和制程受限的背景下，它为中国提供了一条“绕道超车”或至少是“换道追赶”的可行路径。

通过“适度制程+先进封装+系统优化”的路径，我们可以在不使用最顶尖光刻机的情况下，让芯片的整体性能逼近甚至达到尖端水平。这为国产AI算力芯片争取了宝贵的生存和发展空间。

不仅如此，先进封装的爆发直接拉动了对国产设备和材料的需求，为了把光引擎和芯片堆叠贴合，我们需要混合键合机。为了塑造微米级的硅光波导，我们需要极致的光刻与刻蚀设备。为了确保每一路光信号精准对接，我们需要精密的量测仪器……

核心设备关键作用国产代表厂商国产化率混合键合设备CPO与3D封装的核心，实现芯片原子级“拥抱”，对准精度要求极高。拓荆科技、中微公司、芯源微< 5% (极高壁垒，国产刚起步)刻蚀设备用于硅光波导、TSV（硅通孔）的微米级雕刻，决定光路传输质量。中微公司、北方华创40% (国产最强项，具备全球竞争力)薄膜沉积设备在芯片表面铺设绝缘层或导电层，构建复杂的互连结构。拓荆科技、北方华创44%(快速放量中)CMP设备对晶圆表面进行原子级抛光，确保多层堆叠时的绝对平整。华海清科52% (国产替代主力)量测检测设备CPO的“火眼金睛”，检测微米级缺陷与光路对准精度，保障良率。中科飞测17% (主要被美系垄断，替代空间巨大)清洗设备去除封装过程中的杂质与颗粒，防止微尘导致信号短路。盛美上海、北方华创49% (国产化率相对较高)

资料来源：西部证券、中信证券。以上个股仅作为举例，不作为推荐。

在上表中，我们列出了先进封装技术中需要用到的核心设备及国产化率，可以看出，虽然部分领域国产化率尚低，但在刻蚀、薄膜沉积等环节，国产力量正在撕开缺口。对于像中微公司、拓荆科技、华海清科这样已经切入产线的国产设备商来说，这不仅仅是国产替代的逻辑，更是从“备胎”转正，直接享受行业爆发的黄金窗口期。

2026年，CPO元年已至。在这场关于速度、功耗与微观工艺的较量中，中国产业链正在悄然卡位。

风口已来，你准备好了吗？

相关ETF：

科创半导体ETF华夏（588170）及其联接基金（A类：024417；C类：024418），跟踪指数是科创板唯一的半导体设备主题指数，其中先进封装含量在全市场中最高（约50%），聚焦于科技创新前沿的硬核设备公司。

半导体设备ETF华夏（562590）及其联接基金（A类：020356；C类：020357），跟踪中证半导体材料设备主题指数，其中半导体设备的含量在全市场指数中最高（约63%），直接受益于全球芯片涨价潮对“卖铲人”（设备商）的确定性需求