外媒探秘苹果M5 Max/Pro芯片：新“性能核”非旧版能效核换皮

IT之家 3 月 10 日消息，科技媒体 Ars Technica 昨日（3 月 9 日）发布博文，通过底层数据表明，苹果 M5 系列芯片的架构调整，并非简单改名旧版核心，而是为专业级高负载工作流带来了实质性的算力飞跃。

IT之家此前报道，苹果在 M5 Pro 和 M5 Max 芯片上，打破了常规的“双核心”架构，为 M5 系列芯片引入了三种不同类型的 CPU 核心。

在架构方面，苹果 2026 款 MacBook Pro 搭载的 M5 Pro 与 M5 Max 芯片不再采用将所有组件整合在单一芯片（Die）上的传统设计。相反，苹果引入了全新的融合架构，独立制造 CPU 模块与 GPU 模块，随后封装在同一块芯片内。

苹果自研 Apple Silicon 芯片之所以具备卓越的能效比，其重要原因在于高效平衡“能效核心”（Efficiency）与“性能核心”（Performance），前者负责处理日常轻量级任务以延长续航，后者则用于应对高负载场景。

而在全新命名体系下，苹果将原有的“性能核心”正式更名为“超级核心”（Super Core），并将“性能核心”（Performance Core）这一名称赋予了新增的中间层级核心。IT之家附上相关名称对比如下：

“大”核“中”核“小”核GPU 核心内存带宽M5 Max最多 6（“super”）最多 12（“performance”）0最多 40最高 614 GB/sM5 Pro最多 6（“super”）最多 12（“performance”）0最多 20307 GB/s MHzM54（“super”）06最多 10153 GB/sM4 Max最多 12（“performance”）04最多 40最高 546 GB/sM5最多 10（“performance”）04最多 20273 GB/sM44（“performance”）06最多 10120 GB/s

系统底层数据显示，这些新核心的代号为“M0/M1 集群”，它们绝非旧版能效核的简单换皮，而是源自超级核的全新中位架构设计。

L1 指令缓存L1 数据缓存L2 缓存基础时钟频率最大时钟频率M5/M5 Pro/M5 Max super core192KB128KB16MB per cluster1,308 MHz4,608 MHzM5 Pro/M5 Max performance core128KB64KB8MB per cluster1,344 MHz4,308 MHzM5 efficiency core128KB64KB6MB per cluster972 MHz3,048 MHz

硬件参数进一步证实了这两种核心的本质区别。全新的“性能核”基础频率高达 1344 MHz，峰值频率可达 4308 MHz，仅比超级核的 4608 MHz 低 300 MHz。

同时，其每个 6 核集群拥有 8MB 的 L2 缓存，远超传统能效核的 6MB。因此，在应对多线程任务时，这些性能核能够提供远超以往的高速计算支撑，而非仅仅用于后台省电。

性能测试方面，相比较上一代 M4 Max，满血版 M5 Max 的单核性能提升了约 10%，多核性能则稳定提升 10% 至 12%（部分测试提升达 30%）。

得益于神经加速器的深度集成，其图形处理（GPU）性能实现了 20% 至 35% 的显著跨越。与基础款 M5 相比，M5 Max 的多核处理速度翻倍，图形性能更是飙升至三到四倍。

尽管性能大幅跃升，新芯片的能耗表现依然符合苹果的严苛标准。在 Handbrake 视频编码的高负载测试中，M5 Max 的平均功耗较 M4 Max 增加了约 23%。

不过，得益于新“性能核”能够全程稳定在 4.2 GHz 至 4.3 GHz 的高频区间运行，且未出现明显的性能降频，芯片的整体能效比依然与历代 Apple Silicon 保持同一高水准。