辽宁
射频频率合成器是一种单个基准频率生产为多个频率的电路，通常利用倍频/分频、混频或锁相环等不同技术，生成信号或对来自振荡器的进行修饰。射频频率合成器有不同的类型，今天我们来了解锁相环频率合成器。
一、定义及类型
锁相环频率合成器的反馈控制电路是以可预测的方式对输出频率进行调节，目的在于将该电路的输出相位与输入相位锁定，所生成的控制信号还用作压控振荡器的激励。锁相环合成器结构为采用整数N或分数N设计的间接数字合成器。
整数N锁相环频率合成器
整数N锁相环合成器采用带负反馈的倍频功能产生基准频率整数倍的输出频率。通常，此控制功能由输出压控振荡器控制模拟电压的数字电路实现。整数N锁相环的缺点在于，信号的相位噪声随倍频倍数的增加而增加。
分数N锁相环频率合成器
分数N锁相环合成器比整数N合成器的改进之处在于，其允许输出频率为操作数的分数信道与分数模数的比数。因此，其所得频率分辨率为鉴相器频率的一部分，从而与整数N合成器相比，有效降低了相位噪声。然而，分数N锁相环合成器必须精确设计，因此其复杂度高于其他锁相环合成器。
USB 频率合成器，锁相环 （PLL），25 MHz ~6 GHz ，SMA
二、性能参数
选用锁相环（PLL）频率合成器时需考虑：
相位噪声
对于给定功率水平的载波频率，频率合成器的相位噪声为载波功率与规定频率偏移（对于频率合成器通常为1 kHz）处1-Hz带宽上的功率之比。带内（或近载波）相位噪声主要取决于频率合成器，单位为dBc/Hz。
参考杂散
是内部计数器和以PFD频率工作的电荷泵所产生的在离散偏移频率上出现的频率成分。电荷泵产生的不匹配高低电流、电荷泵泄漏以及电源去祸不充分均会增加这种杂散。杂散音会混合在所需信号之上，降低接收机的灵敏度。
锁定时间
锁相环（PLL）的锁定时间是指它从一个指定频率跳跃到给定频率公差内的另一个指定频率所需的时间。跳跃大小一般由PLL在所分配的频带内工作时必须完成的最大跳跃决定。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
