黄仁勋：NVIDIA独立Vera CPU将正面挑战AMD与英特尔的数据中心霸主地位

英伟达首席执行官黄仁勋近日表示，公司全新 Vera CPU 将以“独立基础设施产品”的形态进入市场，而不再只是 GPU 的配角。这意味着英伟达首次将一款能够独立支撑完整计算栈的处理器商品化，直指长期由 AMD EPYC 和英特尔 Xeon 把持的数据中心市场。黄仁勋将 Vera 称为“革命性”产品，并透露包括 CoreWeave 在内的早期合作伙伴已在规划部署，尽管正式的设计获单尚未全部对外公布。

英伟达强调，这次发布不仅是单一新品问世，更是其“全栈一站式”算力战略的重要节点。公司不再满足于用 GPU 去加速其他厂商的 CPU，而是希望以自家架构贯穿从通用计算到 AI 推理的每一个环节。通过提供从 CPU、GPU 到高速互连的整体解决方案，英伟达希望在云计算与企业级基础设施领域，从“部件供应商”升级为“完整系统供应商”。

在技术规格方面，Vera 采用 88 个自研 Armv9.2 Olympus 核心，每个核心支持两线程的空间多线程（Spatial Multithreading），形成 88 核心、176 线程的并行计算能力。英伟达选择 Arm 架构，旨在在性能扩展性与能效优化之间获得更大灵活性，这一点对数据中心整体能耗控制尤为关键。芯片集成了 1.5 TB 的 LPDDR5X 内存，提供 1.2 TB/s 的带宽，这一高带宽配置对于 AI 模型预处理、数据分析与仿真等内存密集型工作负载具有明显优势。目前尚不确定 Vera 是否会支持传统 DDR5 RDIMM 模块，抑或将完全依赖类似其模块化系统常见的 LPDDR5X 方案。

Vera 的核心架构一大亮点在于第二代可扩展一致性互联架构（Scalable Coherency Fabric），这是一条贯穿单芯片上 88 个核心的高速互联通路。该互联系统提供 3.4 TB/s 的对分带宽，使各核心间的数据交换高效且延迟更低，有意规避部分多芯粒（chiplet）设计中常见的同步开销问题，例如 AMD EPYC 这类产品所面临的跨芯粒协调挑战。同时，这一互联结构还与英伟达第二代 NVLink Chip-to-Chip 技术直接相连，最多可向包括即将到来的 Rubin GPU 在内的外部组件提供 1.8 TB/s 的一致性带宽。借助这一设计，Vera 与 Rubin 能够共享内存模型与数据，在同一计算框架内构建起统一的 CPU-GPU 计算环境。

在指令与向量计算能力方面，Vera 核心支持 FP8 运算，并集成六组 128 位 SVE2 向量单元，以提升数据与 AI 处理效率。这使得 Vera 能够在 CPU 端直接承担部分 AI 与浮点运算任务，而无需将所有工作都卸载给 GPU，从而在某些企业级 AI 推理与数据处理场景中降低能耗与延迟。对英伟达而言，Vera CPU 既是技术层面的里程碑，也是战略布局上的转折点：公司正从全球领先的 GPU 供应商，转型为在通用计算领域与 AMD EPYC、英特尔 Xeon 正面竞争的新玩家。随着 Vera 以独立形态进入数据中心市场，传统 x86 阵营将迎来一位更深度融合 CPU 与 GPU 的强劲对手。