Arrow Lake酷睿 Ultra 200S处理器细节曝光：英特尔贡献22nm基板

IT之家 5 月 6 日消息，芯片行业分析师 Andreas Schilling 昨天放出了一组关于英特尔 Arrow Lake 处理器的晶圆透视图，揭示了酷睿 Ultra 200S处理器各模块及的 Tile 内部核心的完整布局。

如图所示，作为英特尔首款完全依赖台积电制造工艺（除基板外）的高性能桌面处理器，Arrow Lake 采用了复杂的 Chiplet 多芯片封装技术。

IT之家汇总核心模块配置：

• Compute Tile 计算模块：台积电 N3B 制程，面积 117.241 平方毫米
• I/O Tile 输入输出模块：台积电 N6 制程，面积 24.475 平方毫米
• SoC Tile 系统单元模块：台积电 N6 制程，面积 86.648 平方毫米
• GPU Tile 核显模块：集成 4 个 Xe 核心及 Arc Alchemist 渲染单元

所有模块之下的基板（Base Tile 中介层）基于英特尔自家 22nm FinFET工艺制造，面积 302.994 平方毫米。这意味着，Arrow Lake 是英特尔首个除基板外完全由竞争对手制造的产品。

从图中可以看到，其 8 个性能核（P-core）分布在芯片边缘与中心区域，16 个能效核（E-core）以四集群形式穿插其间，挂在中央的 Ring Agent 环形总线上，旨在降低热密度。

每个 P 核均配置了 3MB 的 L3 高速缓存（总共 36MB），而每个 E 核集群配备 3MB 的 L2 缓存，其中 1.5MB 由两个核心直接共享，通过互连网络将两个 L2 缓存集群（及其关联的核心）桥接在一起。

英特尔此次对 Arrow Lake 缓存进行最大的一项升级就是首次将 E 核集群接入 P 核共享的 L3 缓存，从而有效地为 E 核提供了 L3 缓存。

功能模块分解：

• I/O 模块：集成雷电 4 控制器 / 显示 PHY、PCIe Express 缓冲器 / PHY 和 TBT4 PHY
• SoC 模块：包含显示引擎、媒体引擎、更多 PCIe PHY、缓冲器和 DDR5 内存控制器
• GPU 模块：包含四个 Xe GPU 内核和一个 Xe LPG（Arc Alchemist）渲染处理单元

Arrow Lake 是英特尔迄今为止最复杂的架构之一，也是该公司首次将 Chiplet 芯粒设计引入台式机桌面市场。

尽管采用全新设计，但 Arrow Lake 系列酷睿 Ultra 200S 桌面处理器并未达到用户预期，甚至在游戏性能测试中落后14 代酷睿处理器（如 i9-14900K），主要瓶颈可能源于其模块间延迟问题，目前英特尔正试图通过固件更新解决这一问题。